PATENT

Docket No.: 60188-616

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Masayoshi TOJIMA, et al.

Serial No.:

Group Art Unit:

Filed: July 23, 2003

Examiner:

For: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2002-229452, filed August 7, 2002,

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:km Facsimile: (202) 756-8087 CUSTOMER NUMBER 20277

Date: July 23, 2003

## 日本国特許庁 JAPAN PATENT OFFICE

60188-616 Mosoyoshi Tojina, et 20 July 23, 2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月 7日

出願番号

Application Number:

特願2002-229452

[ ST.10/C ]:


[JP2002-229452]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 2月21日

特許庁長官 Commissioner, Japan Patent Office



### 特2002-229452

【書類名】

特許願

【整理番号】

2038240104

【提出日】

平成14年 8月 7日

【あて先】

特許庁長官 展

【国際特許分類】

G06F 12/00

G06F 12/02

G06F 12/06

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

東島 勝義

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

宮嶋 浩志

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

岡島 吉則

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】

100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】

100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

## 【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1.

【物件名】

要約書 1

【包括委任状番号】

0006010

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

半導体集積回路装置

【特許請求の範囲】

【請求項1】 外部処理ユニットに接続されて動作する半導体集積回路装置であって、

複数の内部メモリと、

各々データ処理のための第1及び第2処理ユニットと、

前記第1処理ユニット、前記第2処理ユニット及び前記外部処理ユニットへの アプリケーションに応じた前記複数の内部メモリの割り当てを制御するためのメ モリコンフィグレーション制御部とを備えたことを特徴とする半導体集積回路装 置。

【請求項2】 請求項1記載の半導体集積回路装置において、

前記第1処理ユニットに接続された第1データバスと、

前記第2処理ユニットに接続された第2データバスと、

前記外部処理ユニット専用の第3データバスと、

前記第1処理ユニットに割り当てられたメモリと前記第1データバスとの間に 介在してDMAデータ転送を司る第1メモリインターフェースと、

前記第2処理ユニットに割り当てられたメモリと前記第2データバスとの間に 介在してDMAデータ転送を司る第2メモリインターフェースと、

前記外部処理ユニットに割り当てられたメモリと前記第3データバスとの間に 介在してデータ転送を司る第3メモリインターフェースとを更に備えたことを特 徴とする半導体集積回路装置。

【請求項3】 請求項1記載の半導体集積回路装置において、

前記メモリコンフィグレーション制御部は、前記第1処理ユニット、前記第2 処理ユニット及び前記外部処理ユニットへのアプリケーションに応じた外部メモ リの割り当てを制御する機能を更に有することを特徴とする半導体集積回路装置

【請求項4】 請求項3記載の半導体集積回路装置において、

前記メモリコンフィグレーション制御部は、前記複数の内部メモリ及び前記外

部メモリの割り当てを指定するための第1レジスタを有し、

前記第1レジスタの内容を書き換えることにより前記第1~第3データバス間のデータ転送が達成されるように構成されたことを特徴とする半導体集積回路装置。

【請求項5】 請求項4記載の半導体集積回路装置において、

前記第1レジスタは、前記複数の内部メモリ及び前記外部メモリのうちのいず れかが使用されないことを指定できるように構成されたことを特徴とする半導体 集積回路装置。

【請求項6】 請求項3記載の半導体集積回路装置において、

前記メモリコンフィグレーション制御部は、前記複数の内部メモリ及び前記外部メモリの各々の記憶容量を指定するための第2レジスタを有することを特徴とする半導体集積回路装置。

【請求項7】 請求項2記載の半導体集積回路装置において、

前記第1処理ユニットと前記第1又は第2データバスとの選択的な接続を制御 するための第1バスセレクタと、

前記第2処理ユニットと前記第1又は第2データバスとの選択的な接続を制御するための第2バスセレクタとを更に備えたことを特徴とする半導体集積回路装置。

【請求項8】 請求項2記載の半導体集積回路装置において、

前記第1処理ユニットはローカルメモリを有し、

前記第1処理ユニットに割り当てられたメモリと前記ローカルメモリとの間の DMAデータ転送が行えるように構成されたことを特徴とする半導体集積回路装置。

【請求項9】 請求項2記載の半導体集積回路装置において、

前記外部処理ユニットと前記第3データバスとの間に介在したホストインターフェースと、

前記ホストインターフェースと前記第1又は第2データバスとの選択的な接続 を制御するための第3バスセレクタとを更に備えたことを特徴とする半導体集積 回路装置。 【請求項10】 請求項2記載の半導体集積回路装置において、

前記第3データバスと前記第3メモリインターフェース又は前記第2データバスとの選択的な接続を制御するための第4バスセレクタを更に備えたことを特徴とする半導体集積回路装置。

【請求項11】 請求項10記載の半導体集積回路装置において、

前記第4バスセレクタが前記第3データバスと前記第3メモリインターフェースとの接続を選択する場合には相対アドレスを、前記第4バスセレクタが前記第3データバスと前記第2データバスとの接続を選択する場合には絶対アドレスをそれぞれ前記外部処理ユニットから受け取るように構成されたことを特徴とする半導体集積回路装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数の内部メモリと、各々データ処理のための複数の処理ユニットとを有し、かつ外部処理ユニットに接続されて動作する半導体集積回路装置に関するものである。

[0002]

【従来の技術】

特開平10-27131号公報には、複数の通信コントローラからのDMA転送要求に対して競合制御をなす共有メモリ装置において、あるメモリバンクが使用中でも他のメモリバンクにはアクセスを可能にし、以て各通信コントローラが共有メモリアクセスで待たされる頻度を減らす技術が開示されている。

[0003]

特開2001-43180号公報には、複数個のリソースが単一のメモリを共用し、かつ並列にノーウェイト・アクセスが可能なマイクロプロセッサが開示されている。

[0004]

【発明が解決しようとする課題】

さて、複数の内部メモリと、各々データ処理のための複数の処理ユニットとを

有し、かつ外部処理ユニットに接続されて動作する半導体集積回路装置では、各 処理ユニットへのメモリ配分が肝要である。

[0005]

本発明の目的は、アプリケーションに応じた合目的的なメモリ配分を実現できるようにすることにある。

[0006]

【課題を解決するための手段】

上記目的を達成するため、本発明は、外部処理ユニットに接続されて動作する 半導体集積回路装置において、複数の内部メモリと、各々データ処理のための第 1及び第2処理ユニットと、前記第1処理ユニット、前記第2処理ユニット及び 前記外部処理ユニットへのアプリケーションに応じた前記複数の内部メモリの割 り当てを制御するためのメモリコンフィグレーション制御部とを備えた構成を採 用することとしたものである。

[0007]

本発明によれば、アプリケーションに応じた合目的的なメモリ配分を実現できる。例えば、複数の内部メモリを第1処理ユニット、第2処理ユニット及び外部処理ユニットの三者それぞれに配分したり、複数の内部メモリの全てを第1又は第2処理ユニットに占有させたりすることができる。また、複数の内部メモリの全てを外部処理ユニットに占有させることも可能である。最後の例では、当該半導体集積回路装置が外部処理ユニットのための単なるメモリ装置として動作することとなる。

[0008]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。

[0009]

図1は、本発明に係る半導体集積回路装置の内部構成例とその外部接続例を示している。図1の半導体集積回路装置10は、画像処理用であって、外部処理ユニットであるCPU11と、画像入力のためのカメラ12と、画像表示のための液晶ディスプレイ(LCD)13と、SDRAMからなる外部メモリ14とに接

続されて動作するものである。外部メモリ14の最大記憶容量は、例えば256 Mbit (メガビット)である。

#### [0,0.10]

図1の半導体集積回路装置10は、SRAM0~3からなる複数の内部メモリ20~23と、MPEG-4に準拠したコーデック(エンコード/デコード)機能を有する画像データ処理のための第1処理ユニットであるメインプロセッサ(MP)24と、ビデオ(Video)表示系の処理を司る画像データ処理のための第2処理ユニットであるビデオインターフェース(VIF)25及びグラフィックスプロセッサ(GFX)26と、ホストインターフェース(HIF)27と、非同期シリアルインターフェース(UART)28とを備えている。内部メモリ20~23の各々の記憶容量は、例えば2Mbit又は4Mbitである。ビデオインターフェース25はカメラ12及び液晶ディスプレイ13に、ホストインターフェース27及び非同期シリアルインターフェース28はCPU11にそれぞれ接続される。

#### [0011]

図1の半導体集積回路装置10は、メモリコンフィグレーション制御部31を有するメモリ制御部30を更に備えている。メモリコンフィグレーション制御部31は、メインプロセッサ24、ビデオインターフェース25及びグラフィックスプロセッサ26、CPU11の各々へのアプリケーションに応じたメモリ配分を制御するものである。メインプロセッサ24は、内部メモリ20~23及び外部メモリ14のうち当該メインプロセッサ24に割り当てられたメモリをワーク(Work)領域として使用する。ビデオインターフェース25及びグラフィックスプロセッサ26は、内部メモリ20~23及び外部メモリ14のうち当該ビデオインターフェース25及びグラフィックスプロセッサ26に割り当てられたメモリを、一般にフレームメモリと呼ばれるフレーム(Frame)領域として使用する。CPU11は、内部メモリ20~23及び外部メモリ14のうち当該CPU11に割り当てられたメモリをCPU領域として使用する。

#### [0012]

メモリ制御部30は、第1メモリインターフェースであるワーク領域メモリイ

ンターフェース(WMIF) 32と、第2メモリインターフェースであるフレー ム領域メモリインターフェース(FMIF)33と、第3メモリインターフェー スであるCPU領域メモリインターフェース(CPUIF)34とを更に有する 。これに対応して図1の半導体集積回路装置10には、WMバス(第1データバ ス)40と、FMバス(第2データバス)41と、CPU11専用のCPUバス (第3データバス) 42とが設けられている。WMIF32は、メインプロセッ サ24に割り当てられたワーク領域とWMバス40との間に介在してDMAデー タ転送要求の調停・制御を行う。FMIF33は、ビデオインターフェース25 及びグラフィックスプロセッサ26に割り当てられたフレーム領域とFMバス4 1との間に介在してDMAデータ転送要求の調停・制御を行う。CPUIF34 は、CPU領域とCPUバス42との間に介在してデータ転送を司るインターフ ェースである。以上のとおり、ワーク領域に割り当てられたメモリはWMIF3 2を介して、フレーム領域に割り当てられたメモリはFMIF33を介して、C PU領域に割り当てられたメモリはCPUIF34を介してそれぞれアクセスさ - れるようになっている。なお、グラフィックスプロセッサ26とホストインター ・フェース27との間にはホストバス43が設けられている。また、メインプロセ ッサ24は、ホストインターフェース27に接続されたローカルバス44を有し ている。

#### [0013]

メインプロセッサ24は、MP用バスセレクタ50を介してWMバス40又はFMバス41のいずれかに接続可能であり、かつ複数のローカルメモリ(DM1、DM2及びGM)51~53と、複数のハードウェアエンジン(ENG)54とをローカルバス44上に備えている。各ハードウェアエンジン54は、MPEG画像データのエンコード/デコードのための部分処理コアである。ビデオインターフェース25は、VIF用バスセレクタ55を介してWMバス40又はFMバス41のいずれかに接続可能である。グラフィックスプロセッサ26は、WMバス40及びFMバス41のうちFMバス41のみに接続可能である。ホストインターフェース27は、HIF用バスセレクタ60を介してWMバス40又はFMバス41のいずれかに接続可能である。また、ホストインターフェース27は

、CPUバス42及びCPUIF用バスセレクタ61を介して、CPUIF34 又はFMバス41のいずれかに接続可能である。非同期シリアルインターフェー ス28は、UART用バスセレクタ62を介してWMバス40又はFMバス41 のいずれかに接続可能である。

#### [0014]

メインプロセッサ24は、ローカルメモリ51~53とワーク領域との間のM P用バスセレクタ50、WMバス40及びWMIF32を介したDMAデータ転 送と、ローカルメモリ51~53とフレーム領域との間のMP用バスセレクタ5 O、FMバス41及びFMIF33を介したDMAデータ転送とを命令すること ができる。また、メインプロセッサ24は、ホストインターフェース27に内蔵 されたホストメモリとワーク領域との間のHIF用バスセレクタ60、WMバス 40及びWMIF32を介したDMAデータ転送と、ホストインターフェース2 7に内蔵されたホストメモリとフレーム領域との間のHIF用バスセレクタ60 - FMバス41及びFMIF33を介したDMAデータ転送とを命令することが できる。更に、メインプロセッサ24は、非同期シリアルインターフェース28 に内蔵されたFIFOメモリとワーク領域との間のUART用バスセレクタ62 、WMバス40及びWMIF32を介したDMAデータ転送と、非同期シリアル インターフェース28に内蔵されたFIFOメモリとフレーム領域との間のUA RT用バスセレクタ62、FMバス41及びFMIF33を介したDMAデータ 転送とを命令することができる。ローカルメモリ51~53とワーク領域との間 のDMAデータ転送と、ホストインターフェース27に内蔵されたホストメモリ 又は非同期シリアルインターフェース28に内蔵されたFIFOメモリとフレー ム領域との間のDMAデータ転送とは、並列実行可能である。また、ローカルメ モリ51~53とフレーム領域との間のDMAデータ転送と、ホストインターフ ェース27に内蔵されたホストメモリ又は非同期シリアルインターフェース28 に内蔵されたFIFOメモリとワーク領域との間のDMAデータ転送とは、並列 実行可能である。

[0015]

更に、メインプロセッサ24は、ビデオインターフェース25の内蔵メモリと

ワーク領域との間のVIF用バスセレクタ55、WMバス40及びWMIF32を介したDMAデータ転送と、ビデオインターフェース25の内蔵メモリとフレーム領域との間のVIF用バスセレクタ55、FMバス41及びFMIF33を介したDMAデータ転送とを命令することができる。また、メインプロセッサ24は、グラフィックスプロセッサ26の内蔵メモリとフレーム領域との間のFMバス41及びFMIF33を介したDMAデータ転送を命令することもできる。メインプロセッサ24のローカルメモリ51~53とワーク領域との間のDMAデータ転送と、ビデオインターフェース25又はグラフィックスプロセッサ26の内蔵メモリとフレーム領域との間のDMAデータ転送とは、並列実行可能である。また、メインプロセッサ24のローカルメモリ51~53とフレーム領域との間のDMAデータ転送と、ビデオインターフェース25又はグラフィックスプロセッサ26の内蔵メモリとワーク領域との間のDMAデータ転送とは、並列実行可能である。メインプロセッサ24は、例えばビデオインターフェース25のためのDMAデータ転送が行われている間に、ローカルメモリ51~53を用いてデータ処理を進めることもできる。

### [0016]

CPU11には、パラレルデータ用に3つのメモリアクセス経路が用意されている。第1は、ホストインターフェース27経由のアクセスであって、例えばCPU11からの書き込みはホストインターフェース27に内蔵されたホストメモリに対してなされる。これに応答して、メインプロセッサ24は、ホストメモリとワーク領域又はフレーム領域との間のDMAデータ転送を命令する。これにより、CPU11は、例えばフレーム領域の一部へのグラフィックスデータの書き込みを達成することができる。第2はCPU11がホストメモリを経由せずにCPU領域をアクセスする場合の経路であって、CPU11からホストインターフェース27、CPUバス42、CPUIF用バスセレクタ61及びCPUIF34を経てCPU領域へ至る経路である。第3は、CPU11がホストメモリを経由せずにフレーム領域をアクセスする場合の経路であって、CPU11からホストインターフェース27、CPUバス42、CPUIF用バスセレクタ61、FMバス41及びFMIF33を経でフレーム領域へ至る経路である。第2の経路

が選択される場合には、CPU11によりメモリの相対アドレス指定がなされる。また、第1又は第3の経路によるDMAデータ転送が選択される場合には、CPU11によりメモリの絶対アドレス指定がなされ、かつ他の(ビデオインターフェース25、グラフィックスプロセッサ26等の)DMAデータ転送要求との調停がなされる。なお、CPU11のDMA優先順位は、グラフィックスプロセッサ26の次に低く設定しておくのがよい。

#### [0017]

図2は、図1の半導体集積回路装置10のアプリケーションに応じた動作モー ド毎のメモリ配分の例を示している。ここでは、4個の内部メモリ20~23の 各々が2Mbitの記憶容量を有するものとする。つまり、内部メモリ20~2 3の総容量が8Mbitである。メモリコンフィグレーション制御部31は、こ れらの限られたメモリ資源を有効に活用するために重要な役割を担っている。例 えば動作モードAでは、内部メモリ20~23の全てをメインプロセッサ24が 占有する。動作モードBでは、内部メモリ20~23の総容量のうち6Mbit がメインプロセッサ24に、2Mbitがビデオインターフェース25及びグラ フィックスプロセッサ26にそれぞれ配分される。動作モードCでは、内部メモ リ20~23の総容量のうち4Mbitがメインプロセッサ24に、4Mbit がビデオインターフェース25及びグラフィックスプロセッサ26にそれぞれ配 分される。動作モードDでは、内部メモリ20~23の総容量のうち4Mbit がメインプロセッサ24に、2Mbitがビデオインターフェース25及びグラ フィックスプロセッサ26に、2MbitがCPU11にそれぞれ配分される。 動作モードEでは、内部メモリ20~23の総容量のうち4Mbitがビデオイ ンターフェース25及びグラフィックスプロセッサ26に、4MbitがCPU 11にそれぞれ配分される。動作モードドでは、内部メモリ20~23の全てを ビデオインターフェース25及びグラフィックスプロセッサ26が占有する。動 作モードGでは、内部メモリ20~23の全てをCPU11が占有する。最後の 動作モードGでは、メインプロセッサ24、ビデオインターフェース25及びグ ラフィックスプロセッサ26の各々の本来の機能が停止され、当該半導体集積回 路装置10がCPU11のための単なるメモリ装置として動作することとなる。

以上のとおり、メモリコンフィグレーション制御部31により、アプリケーションに応じた合目的的なメモリ配分を実現できる。なお、メインプロセッサ24によるMPEG-4処理と、ビデオインターフェース25及びグラフィックスプロセッサ26によるビデオ表示系処理と、CPU11による処理とは、互いに並列動作可能である。

[0018]

メモリコンフィグレーション制御部31は、各メモリの用途を指定するための第1レジスタと、各メモリの記憶容量を指定するための第2レジスタとを備えており、これらのレジスタに従って、WMIF32、FMIF33及びCPUIF34からのアクセス信号を各メモリへ振り分ける。

[0019].

図3(a)は10ビット構成の第1レジスタの例を、図3(b)は同レジスタ の最下位2ビットの意味をそれぞれ示している。内部メモリ20~23の1つで あるSRAM0に割り当てられた第1レジスタのビット1, 0が"00"ならば SRAM0がワーク領域として、"01"ならばSRAM0がフレーム領域とし て、"10"ならばSRAM0がCPU領域としてそれぞれ使用される。SRA M0に例えば欠陥があるため当該SRAM0が使用されない場合には、第1レジ スタのビット1,0に"11"を設定すればよい。この場合にはSRAM0への 電源供給が停止され、かつ当該SRAM0へのアドレスの割り振りがなされない ようにすることができる。同様に、第1レジスタのビット3、2はSRAM1の 、ビット5,4はSRAM2の、ビット7,6はSRAM3の、ビット9,8は SDRAMからなる外部メモリ14のそれぞれの用途を指定する。なお、第1レ ジスタの内容を適宜書き換えれば、WMバス40、FMバス41及びCPUバス 42の間のデータ転送を達成することができる。例えば、第1レジスタのビット 3, 2を"00 (ワーク領域)"から"01 (フレーム領域)"に変更すれば、 WMバス40を介して内部メモリ20~23の1つであるSRAM1に書き込ん だデータを、FMバス41へ読み出すことができる。

[0020]

第1レジスタは、DMA予約を行っていないメモリに関しては動作途中で変更

することができるが、DMA予約を行っておりかつアクセス中又はアクセスする 可能性のあるメモリについては第1レジスタの内容を変更できないようにしてお くのがよい。第1レジスタの変更は、基本的にメインプロセッサ24のソフトウ ェアの責任のもとに行われる。

#### [0.021]

図4 (a) は各メモリの記憶容量を指定するための6ビット構成の第2レジスタの例を、図4 (b) は同レジスタの最下位ビットの意味を、図4 (c) は同レジスタの最上位2ビットの意味をそれぞれ示している。内部メモリ20~23の1つであるSRAM0に割り当てられた第2レジスタのビット0が"0"ならばSRAM0が2Mbitの記憶容量を、"1"ならばSRAM0が4Mbitの記憶容量をそれぞれ有する。同様に、第2レジスタのビット1はSRAM1の、ビット2はSRAM2の、ビット3はSRAM3のそれぞれの記憶容量を指定する。また、SDRAMからなる外部メモリ14に割り当てられた第2レジスタのビット5,4が"01"ならば同SDRAMが64Mbitの記憶容量を、"10"ならば同SDRAMが128Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量を、"11"ならば同SDRAMが256Mbitの記憶容量をそれぞれ有する。何らかの理由で外部メモリ14が使用されない場合には、第2レジスタのビット5,4に"00"を設定すればよい。なお、第2レジスタの内容は、当該半導体集積回路装置10の起動時に決定されるようになっている。

#### [0022]

図5 (a) は図1の半導体集積回路装置10においてCPU11に割り当てられたメモリに絶対アドレス指定を行う例を、図5 (b) はCPU11に割り当てられたメモリに相対アドレス指定を行う例をそれぞれ示している。ここでは、内部メモリ20~23の各々の記憶容量が2Mbitであり、外部メモリ14の記憶容量が128Mbitであって、内部メモリ20~23のうちのSRAM0及びSRAM1がいずれもワーク領域に、内部メモリ20~23のうちのSRAM2及びSRAM3がいずれもCPU領域に、外部メモリ14がフレーム領域にそれぞれ指定されたものとしている。両図によれば、例えばメインプロセッサ24から見れば、ワーク領域、フレーム領域、CPU領域を問わず、1つの連続した

アドレス空間として各メモリにアドレスが割り振られている。一方、外部のCPU11から見えるCPU領域のアドレスマップは、図5(a)の絶対アドレス又は図5(b)の相対アドレスのいずれかが選択可能である。図5(b)の相対アドレス指定によれば、CPU領域が常にアドレス0からマップされるので、CPU11の負担が軽減される。

#### [0023]

#### 【発明の効果】

以上説明してきたとおり、本発明によれば、外部処理ユニットに接続されて動作する半導体集積回路装置において、複数の内部メモリと、各々データ処理のための第1及び第2処理ユニットと、前記第1処理ユニット、前記第2処理ユニット及び前記外部処理ユニットへのアプリケーションに応じた前記複数の内部メモリの割り当てを制御するためのメモリコンフィグレーション制御部とを備えた構成を採用することとしたので、合目的的なメモリ配分を実現できる。

#### 【図面の簡単な説明】

#### 【図1】

本発明に係る半導体集積回路装置の内部構成例とその外部接続例を示すブロック図である。

#### 【図2】

図1の半導体集積回路装置のアプリケーションに応じた動作モード毎のメモリ 配分の例を示す図である。

#### 【図3】

(a) は図1の半導体集積回路装置における各メモリの用途を指定するための 第1レジスタの例を、(b) は同レジスタの最下位2ビットの意味をそれぞれ示 す図である。

#### 【図4】

(a) は図1の半導体集積回路装置における各メモリの記憶容量を指定するための第2レジスタの例を、(b) は同レジスタの最下位ビットの意味を、(c) は同レジスタの最上位2ビットの意味をそれぞれ示す図である。

#### 【図5】

(a) は図1の半導体集積回路装置において外部のCPUに割り当てられたメモリに絶対アドレス指定を行う例を、(b) は外部のCPUに割り当てられたメモリに相対アドレス指定を行う例をそれぞれ示す図である。

#### 【符号の説明】

- 10 半導体集積回路装置
- 11 CPU (外部処理ユニット)
- 12 カメラ
- 13 液晶ディスプレイ(LCD)
- 14 外部メモリ (SDRAM)
- 20~23 内部メモリ (SRAM0~3)
- 24 メインプロセッサ (MP:第1処理ユニット)
- 25 ビデオインターフェース (VIF:第2処理ユニット)
- 26 グラフィックスプロセッサ (GFX:第2処理ユニット)
- 27 ホストインターフェース (HIF)
- 28 非同期シリアルインターフェース(UART)
- 30 メモリ制御部
- 31 メモリコンフィグレーション制御部
- 32 WMIF (第1メモリインターフェース)
- 33 FMIF (第2メモリインターフェース)
- 34 CPUIF (第3メモリインターフェース)
- 40 WMバス(第1データバス)
- 41 FMバス(第2データバス)
- 42 CPUバス (第3データバス)
- 43 ホストバス
- 44 MP用ローカルバス
- 50 MP用バスセレクタ (第1バスセレクタ)
- 51~53 MP用ローカルメモリ
- 54 MP用ハードウェアエンジン
- 55 VIF用バスセレクタ (第2バスセレクタ)


### 特2002-229452

- 60 HIF用バスセレクタ (第3バスセレクタ)
- 61 СРUІГ用バスセレクタ (第4バスセレクタ)
- 62 UART用バスセレクタ

【書類名】

図面

【図1】



# 【図2】

| CPUX処理               |       |       |       | 2Mbit | 4Mbit |       | 8Mbit |
|----------------------|-------|-------|-------|-------|-------|-------|-------|
| Video表示系(VIF, GFX)处理 |       | 2Mbit | 4Mbit | 2Mbit | 4Mbit | 8Mbit |       |
| 動作モート   MPEG-4処理(MP) | 8Mbit | 6Mbit | 4Mbit | 4Mbit |       |       |       |
| 動作モード                | A     | В     | Ú     | Q     | ய     | Œ     | Ŋ     |

【図3】

|             |      |       |      | i     |   |       |       |      |       |      |
|-------------|------|-------|------|-------|---|-------|-------|------|-------|------|
| <b>/</b> モリ | IGS  | SDRAM | SR   | SRAM3 | SR  | SRAM2 | SRAM1 | \M1  | SRAMO | MO   |
| 第11ジル       | bit9 | bit8  | bit7 | bit6  | bit9 bit8 bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 | bit4  | bit3  | bit2 | bit1  | bit0 |
| 初期値         | 0    | 00    | 0    | 00    | 0   | 00    | 0     | 00   | 0     | 00   |

| 意味   | Work領域 | Frame領域 | CPU領域 | 未使用 |
|------|--------|---------|-------|-----|
| bit0 | 0      | 1       | 0     | 1   |
| bit1 | 0      | 0       | 1     |     |

(a)

# 【図4】

(a)

| メモリ     | SDRAM  | SRAM3 | SRAM2 | SRAM1 | SRAMO |
|---------|--------|-------|-------|-------|-------|
| 第2レシ、スタ | bit5-4 | bit3  | bit2  | bit1  | bit0  |
| 初期値     | 00     | 0     | 0     | 0     | 0     |

(b)

| bit0 | 意味    |
|------|-------|
| 0    | 2Mbit |
| 1    | 4Mbit |

(c)

| bit5 | bit4 | 意味      |
|------|------|---------|
| 0    | 0    | 未使用     |
| 0    | 1    | 64Mbit  |
| 1    | 0    | 128Mbit |
| 1    | 1 .  | 256Mbit |

| 【図5】 |           |         | •         | \$0040000 | 0000000\$ |           |           |   | CPUメモリマッフ。 |
|------|-----------|---------|-----------|-----------|-----------|-----------|-----------|---|------------|
| (b)  |           | Frame領域 |           | CPU領域     | CPU領域 \$  | Work領域    | Work領域    |   | Ö          |
|      | \$10FFFF  |         | \$0100000 | \$0000000 | \$0000000 | \$0040000 | 0000000\$ | • | MPAEJayy   |
|      |           |         |           | \$0000000 | \$0008000 |           |           |   | CPUXE#77°  |
| (a)  |           | Frame領域 |           | CPU領域     | CPU領域     | Work領域    | Work領域    |   |            |
|      | \$10FFFFF | ,       | \$0100000 | \$000000  | \$008000  | \$0040000 | 0000000\$ |   | MPAEU777°  |

【書類名】

要約書

【要約】

【課題】 アプリケーションに応じたメモリ配分を実現する。

【解決手段】 複数の内部メモリ20~23と、コーデック機能を有する第1処理ユニットであるメインプロセッサ24と、ビデオ表示系の処理を司る第2処理ユニットであるビデオインターフェース25及びグラフィックスプロセッサ26とを有し、かつ外部処理ユニットであるCPU11と、外部メモリ14とに接続されて動作する半導体集積回路装置10に、第1、第2及び外部処理ユニットの各々へのアプリケーションに応じたメモリ配分を制御するためのメモリコンフィグレーション制御部31を設ける。メモリコンフィグレーション制御部31は、各メモリの用途を指定するための第1レジスタと、各メモリの記憶容量を指定するための第2レジスタとを備え、これらのレジスタに従って第1~第3メモリインターフェース32~34からのアクセス信号を各メモリへ振り分ける。

【選択図】

図 1

### 出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社